

Elektrotehnički fakultet u Beogradu
Katedra za računarsku tehniku i informatiku

Predmet: Multiprocesorski sistemi (SI4MPS, IR4MPS, MS1MPS)

Nastavnik: dr Milo Tomašević, vanr. prof.

Asistent: dipl. ing. Marko Mišić

Ispitni rok: jul 2013.

Datum: 27.06.2013.

Kandidat^{*}: _____

Broj Indeksa^{*}: _____

Ispit traje 180 minuta, prvih sat vremena nije dozvoljeno napuštanje ispita.

Upotreba literature nije dozvoljena.

Zadatak 1	_____ /5	Zadatak 6	_____ /10
Zadatak 2	_____ /10	Zadatak 7	_____ /10
Zadatak 3	_____ /10	Zadatak 8	_____ /10
Zadatak 4	_____ /10	Zadatak 9	_____ /15
Zadatak 5	_____ /10	Zadatak 10	_____ /10

Ukupno na ispitu: _____ /100

Napomena: Ukoliko u zadatku nešto nije dovoljno precizno definisano, student treba da uvede razumno prepostavku, da je uokviri (da bi se lakše prepoznačala prilikom ocenjivanja) i da nastavi da izgrađuje preostali deo svog odgovora na temeljima uvedene prepostavke. Kod pitanja koja imaju ponudene odgovore treba **samo zaokružiti** jedan odgovor. Na ostala pitanja odgovarati **čitko, kratko i precizno**.

* popunjava student.

1. [5] U modelu cene komunikacije identifikovati komponente od kojih se sastoji vreme komunikacije. Koliko je vreme koje se može preklopiti sa drugim operacijama, a kolika je frekvencija izdavanja operacije?
2. [10] Nacrtati i objasniti generičku NUMA paralelnu arhitekturu. Objasniti kako se ta arhitektura prilagođava pojedinim paralelnim modelima.

3. [10] Objasniti prednosti i nedostatke korišćenja zajedničke keš memorije u multiprocesorskom sistemu.
 4. [10] Objasniti šta je upisni niz i kako se meri njegova dužina. U odnosu na to uporediti kada i zašto je bolja strategija invalidacije, a kada ažuriranje.

5. [10] Na kojem zapažanju su zasnovane tehnike za smanjivanje “visine” kataloga u *directory* protokolima. Objasniti organizaciju kataloga i osnovne akcije protokola.
6. [10] Nacrtati i objasniti arhitekturu hijerarhijskog sistema organizovanog oko dva nivoa magistrala. Objasniti kako se obavljaju upisi i čitanja u ovakovom sistemu.

7. [10] Da li svi procesi u MPI svetu moraju učestvovati u kolektivnim operacijama? Na primeru celobrojnog niza od 1K elemenata, prikazati deo koda koji vrši ravnomernu podelu elemenata niza svim aktivnim procesima u MPI svetu od ukupno 4 procesa. Svu komunikaciju sprovesti kolektivnim operacijama.
8. [10] Šta predstavlja deljena memorija i gde se ona nalazi u memorijskoj hijerarhiji grafičkog procesora? Ko njoj sme da pristupa? Napisati deklaraciju celobrojnog niza od 1024 elementa koji treba da bude smešten u deljenoj memoriji.

9. [15] Neka su zadate sledeće definicije na programskom jeziku C:

```
typedef struct { ... } Arguments;
void* work (void* arg) { Obj* obj; ... ; pthread_exit(obj); }
```

a) [7] Koristeći POSIX standard za niti, napisati deo koda koji kreira NUM_THREADS niti nad funkcijom `work` i prosledi im objekat koji sadrži argumente opisane strukturom `Arguments`.

b) [8] Ukoliko je objekat `obj` u funkciji `work` dinamički alociran, napisati deo koda unutar glavne niti koji čeka na završetak svake pojedinačne niti i prihvata rezultat koji je vraćen iz funkcije `work`. Rezultat svake pojedinačne niti smestiti na odgovarajuće mesto u niz rezultujućih objekata.

10. [10] Dat je multiprocesorski sistem sa 4 identična procesora, koji koristi *MOESI* protokol za održavanje koherencije keš memorije. Svaka keš memorija ima po 2 ulaza, koji su veličine jedne reči. Preslikavanje je direktno. Početne vrednosti podataka su 0. Svaki upis uvećava vrednost izmenjenog podatka za 1. Na početku su sve keš memorije prazne. Data je sledeća sekvenca pristupa memoriji:

1. P0,R,A0 2. P1,W,A1	3. P1,R,A1 4. P0,W,A0	5. P1,R,A0 6. P2,R,A0	7. P1,W,A0 8. P2,R,A2
--------------------------	--------------------------	--------------------------	--------------------------

Napisati stanja koherencije u svim procesorima i stanje memorije posle svake promene i skicirati opisani sistem u trenutku 8. [8 poena]

Da li procesori pristupaju memoriji i kada? Za svaki pristup navesti razlog. [2 poena]

Trenutak 1

P0	P1	P2	P3

Memorija

A0
A1
A2
A3

Pristupi memoriji:

Trenutak 2

P0	P1	P2	P3

Memorija

A0
A1
A2
A3

Pristupi memoriji:

Trenutak 3

P0	P1	P2	P3

Memorija

A0
A1
A2
A3

Pristupi memoriji:

Trenutak 4

P0	P1	P2	P3

Memorija

A0
A1
A2
A3

Pristupi memoriji:

Trenutak 5

P0	P1	P2	P3

Memorija

A0
A1
A2
A3

Pristupi memoriji:

Trenutak 6

P0	P1	P2	P3

Memorija

A0
A1
A2
A3

Pristupi memoriji:

Trenutak 7

P0	P1	P2	P3

Memorija

A0
A1
A2
A3

Pristupi memoriji:

Trenutak 8

P0	P1	P2	P3

Memorija

A0
A1
A2
A3

Pristupi memoriji:
