
Elektrotehnički fakultet u Beogradu
Katedra za računarsku tehniku i informatiku

Predmet: Multiprocesorski sistemi (SI4MPS, IR4MPS, MS1MPS)

Nastavnik: dr Milo Tomašević, vanr. prof.

Asistent: dipl. ing. Marko Mišić

Ispitni rok: jun 2013.

Datum: 06.06.2013.

Kandidat:* _____

Broj Indeksa:* _____

*Ispit traje 180 minuta, prvih sat vremena nije dozvoljeno napuštanje ispita.
Upotreba literature nije dozvoljena.*

<i>Zadatak 1</i>	_____ /5	<i>Zadatak 6</i>	_____ /5
<i>Zadatak 2</i>	_____ /10	<i>Zadatak 7</i>	_____ /10
<i>Zadatak 3</i>	_____ /10	<i>Zadatak 8</i>	_____ /10
<i>Zadatak 4</i>	_____ /15	<i>Zadatak 9</i>	_____ /15
<i>Zadatak 5</i>	_____ /10	<i>Zadatak 10</i>	_____ /10

Ukupno na ispitu: _____ /100

Napomena: Ukoliko u zadatku nešto nije dovoljno precizno definisano, student treba da uvede razumnu pretpostavku, da je uokviri (da bi se lakše prepoznala prilikom ocenjivanja) i da nastavi da izgrađuje preostali deo svog odgovora na temeljima uvedene pretpostavke. Kod pitanja koja imaju ponuđene odgovore treba **samo zaokružiti** jedan odgovor. Na ostala pitanja odgovarati **čitko, kratko i precizno**.

* popunjava student.

1. [5] Objasniti šta je ILP. Diskutovati koliki su potencijali poboljšanja performansi iskorišćenjem ILP.

2. [10] Nacrtati i objasniti osnovne arhitekture sistema koji podržavaju model zajedničke memorije. Diskutovati njihovu skalabilnost.

3. [10] Objasniti prednosti i nedostatke povećanja veličine bloka keš memorije u multiprocesorskom sistemu.

4. [15] Za protokol *Dragon* objasniti stanja, transakcije na magistrali i akcije protokola. Nacrtati i objasniti dijagram stanja i prelaza.

5. [10] Objasniti organizaciju informacije i akcije u *cache-based directory* protokolima.

6. [5] Objasniti koje transakcije se odvijaju između dva nivoa keš memorija L1 i L2 u oba smera ako se održava inkluzija.

7. [10] Šta radi funkcija `pthread_exit` kod POSIX niti? Šta se događa prilikom poziva ove funkcije iz glavnog programa?

8. [10] Čemu služi vektorski izvedeni tip kod MPI biblioteke? Napisati deo koda koji kreira i postavlja u MPI svet vektorski izvedeni tip koji omogućava efikasan prenos svakog stotog i sto prvog elementa niza celih brojeva veličine 10K elemenata.

9. [15] Za potrebe jedne banke, potrebno je napisati program koji simulira prebrojavanje novca u vreći korišćenjem grafičkog procesora. Vreća se predstavlja nizom celih brojeva. Pretpostaviti da se u vreći nalaze samo novčanice u apoenima od 10, 50, 100, 500 i 1000 dinara. Program treba da izračuna ukupnu prebrojanu svotu novca, kao i broj novčanica u vreći za svaki pojedinačni apoen. Koristeći CUDA tehnologiju, napisati jezgro koje vrši obradu jednog bloka niza koji predstavlja vreću sa novcem. Smatrati da su svi nizovi već alocirani, a memorijski transferi već obavljani. Prilikom rešavanja zadatka koristiti deljenu memoriju za smeštanje međurezultata i voditi računa da se ostvari maksimalan paralelizam. Napisati deo koda na centralnom procesoru kojim se napisano jezgro poziva.

```
__global__ void prebroji (int* vreca, int n, int* broj_po_apoenima);
```

[10] Dat je multiprocesorski sistem sa 4 identična procesora, koji koristi *MSI* protokol za održavanje koherencije keš memorije. Svaka keš memorija ima po 2 ulaza, koji su veličine jedne reči. Preslikavanje je direktno. Početne vrednosti podataka su 0. Svaki upis uvećava vrednost izmenjenog podatka za 1. Na početku su sve keš memorije prazne. Data je sledeća sekvenca pristupa memoriji:

1. P0,R,A0	3. P1,W,A1	5. P1,W,A0	7. P2,W,A1
2. P1,W,A0	4. P0,R,A0	6. P1,R,A2	8. P2,R,A3

Napisati stanja koherencije u svim procesorima i stanje memorije posle svake promene i skicirati opisani sistem u trenutku 8. [8 poena]

Da li procesori pristupaju memoriji i kada? Za svaki pristup navesti razlog. [2 poena]

Trenutak 1											
P0			P1			P2			P3		

Memorija	
A0	
A1	
A2	
A3	

Pristupi memoriji:

Trenutak 2											
P0			P1			P2			P3		

Memorija	
A0	
A1	
A2	
A3	

Pristupi memoriji:

Trenutak 3											
P0			P1			P2			P3		

Memorija	
A0	
A1	
A2	
A3	

Pristupi memoriji:

Trenutak 4											
P0			P1			P2			P3		

Memorija	
A0	
A1	
A2	
A3	

Pristupi memoriji:

Trenutak 5

P0			P1			P2			P3		

Memorija	
A0	
A1	
A2	
A3	

Pristupi memoriji:

Trenutak 6

P0			P1			P2			P3		

Memorija	
A0	
A1	
A2	
A3	

Pristupi memoriji:

Trenutak 7

P0			P1			P2			P3		

Memorija	
A0	
A1	
A2	
A3	

Pristupi memoriji:

Trenutak 8

P0			P1			P2			P3		

Memorija	
A0	
A1	
A2	
A3	

Pristupi memoriji:
