
Elektrotehnički fakultet u Beogradu
Katedra za računarsku tehniku i informatiku

Predmet: Multiprocesorski sistemi (SI4MPS, IR4MPS, MS1MPS)

Nastavnik: dr Milo Tomašević, vanr. prof.

Asistent: dipl. ing. Marko Mišić

Ispitni rok: jul 2014.

Datum: 03.07.2014.

Kandidat:* _____

Broj Indeksa:* _____

*Ispit traje 180 minuta, prvih sat vremena nije dozvoljeno napuštanje ispita.
Upotreba literature nije dozvoljena.*

<i>Zadatak 1</i>	_____ /5	<i>Zadatak 6</i>	_____ /5
<i>Zadatak 2</i>	_____ /10	<i>Zadatak 7</i>	_____ /10
<i>Zadatak 3</i>	_____ /15	<i>Zadatak 8</i>	_____ /10
<i>Zadatak 4</i>	_____ /10	<i>Zadatak 9</i>	_____ /15
<i>Zadatak 5</i>	_____ /10	<i>Zadatak 10</i>	_____ /10

Ukupno na ispitu: _____ /100

Napomena: Ukoliko u zadatku nešto nije dovoljno precizno definisano, student treba da uvede razumnu pretpostavku, da je uokviri (da bi se lakše prepoznala prilikom ocenjivanja) i da nastavi da izgrađuje preostali deo svog odgovora na temeljima uvedene pretpostavke. Kod pitanja koja imaju ponudene odgovore treba **samo zaokružiti** jedan odgovor. Na ostala pitanja odgovarati **čitko, kratko i precizno**.

* popunjava student.

1. [5] Objasniti razloge koji su doveli do *multicore* procesora.

2. [10] Objasniti *dataflow* programski model i karakteristike odgovarajuće arhitekture. Šta je potrebno da bi konvencionalna NUMA arhitektura efikasno podržavala ovaj model?

3. [15] Kod protokola *Dragon* precizno:
- a) definisati stanja i transakcije na magistrali
 - b) nacrtati dijagram stanja i detaljno opisati sve akcije

4. [10] Objasniti prednosti i nedostatke zajedničke keš memorije u odnosu na privatne.

5. [10] Objasniti sličnosti i razlike $Dir_i B$ i $Dir_i NB$ protokola. Diskutovati performanse.

6. [5] Objasniti transakcije koje se odvijaju između dva nivoa keš memorije u hijerarhiji u kojoj se održava inkluzija.

7. [15] Korišćenjem CUDA tehnologije, napisati jezgro (*kernel*) koje određuje broj pojavljivanja elemenata u zadanom nizu celih brojeva koji su deljivi sa zadanim brojem k . Smatrati da je alokacija memorije obavljena unapred. Obratiti pažnju na efikasnost paralelizacije.

```
__global__ void stat_k (int* array, int n, int k);
```

8. [10] Kakva je prednost korišćenja tzv. *orphaned* direktiva kod OpenMP i kada se one mogu koristiti? Na primeru sa slike prikazati kako se ove direktive koriste.

<pre>void main { int a[100], n, iter; ... for(i=0; i < iter; i++) { load_from_file(a, n); dowork(a, n); save_to_file(a, n); } ... }</pre>	<pre>void dowork(int *a, int n) { for(i=0; i < n; i++) { a[i]++; } }</pre>
--	---

9. [10] U čemu je glavna razlika između sinhrono i blokirajuće komunikacije kod MPI komunikacije? Da li je sinhrona komunikacija istovremeno i blokirajuća?

10. [10] Dat je multiprocesorski sistem sa 4 identična procesora, koji koristi *WTI write-no-allocate* protokol za održavanje koherencije keš memorije. Svaka keš memorija ima po 2 ulaza, koji su veličine jedne reči. Preslikavanje je direktno. Početne vrednosti podataka su 0. Svaki upis uvećava vrednost izmenjenog podatka za 1. Na početku su sve keš memorije prazne. Data je sledeća sekvenca pristupa memoriji:

1. P0, W, A0	3. P1, R, A0	5. P2, R, A2	7. P0, W, A2
2. P0, R, A2	4. P0, W, A0	6. P0, R, A2	8. P2, W, A1

Napisati stanja koherencije u svim procesorima i stanje memorije posle svake promene i skicirati opisani sistem u trenutku 8. [8 poena]

Da li procesori pristupaju memoriji i kada? Za svaki pristup navesti razlog. [2 poena]

Trenutak 1											
P0			P1			P2			P3		

Memorija	
A0	
A1	
A2	
A3	

Pristupi memoriji:

Trenutak 2											
P0			P1			P2			P3		

Memorija	
A0	
A1	
A2	
A3	

Pristupi memoriji:

Trenutak 3											
P0			P1			P2			P3		

Memorija	
A0	
A1	
A2	
A3	

Pristupi memoriji:

Trenutak 4											
P0			P1			P2			P3		

Memorija	
A0	
A1	
A2	
A3	

Pristupi memoriji:

Trenutak 5

P0			P1			P2			P3		

Memorija	
A0	
A1	
A2	
A3	

Pristupi memoriji:

Trenutak 6

P0			P1			P2			P3		

Memorija	
A0	
A1	
A2	
A3	

Pristupi memoriji:

Trenutak 7

P0			P1			P2			P3		

Memorija	
A0	
A1	
A2	
A3	

Pristupi memoriji:

Trenutak 8

P0			P1			P2			P3		

Memorija	
A0	
A1	
A2	
A3	

Pristupi memoriji:
